Oikean vaihtajan laitteiston suunnittelu ja toteutus
Verilog HDL -toteutus sisältää kaksi versiota: 8-bittisen perusversion ja 32-bittisen parannetun version.
Perusversiossa käytetään tapauslauseketta kiinteän siirtotilan valinnan toteuttamiseen.
Parannettu versio lisää dynaamisen siirron ohjausportin ja käsittelee aritmeettisia siirtoja oikealle etumerkkibitin generointipiirin kautta.
Yhdistelmälogiikkasuunnittelu eliminoi siirtorekisterien tarpeen, koska bittikuvio konfiguroidaan suoraan uudelleen datavalitsimen kautta.
Board{0}}tason vahvistus käyttää Quartus II -kehitysympäristöä, ja toiminnalliset aaltomuodot testataan Altera DE2 -kehityskortilla.
Järjestelmän integrointielementit
Mallikoneen suunnittelu vaatii ohjesarjan laajennuksen vuorotoimintojen tukemiseksi. Tyypillisiin käskykoodauksiin kuuluu 4-bittinen tilan valintakenttä. Tärkeimmät ongelmat järjestelmäintegroinnin aikana ovat:
Ohjaussignaalien ajoituskohdistus ALU:n toimintajaksojen kanssa
Tilarekisterin lippujen ristiriitojen ratkaisumekanismi
Tietojen ohituksen suunnittelu ohjeputkessa. Tietokonejärjestelmäarkkitehtuurissa tämä komponentti näkyy ohjelmoijalle läpinäkyvänä laitteisto-ominaisuudena, jossa toteutuksen yksityiskohdat käsitellään mikroarkkitehtuuritasolla.
